發布時間：2022-04-14 10:09:00 訪問次數：683
發布人：優洱士電腦維修
量產驗證成功！首個兼容UCIe全球標準的國產芯片誕生
3月份，Intel、臺積電、三星、日月光、AMD、ARM、高通、Google、微軟、Meta(Facebook)等行業巨頭聯合，推出了全新的通用芯片互聯標準——UCle。
幾乎同一時間，中國芯片廠商芯動科技(Innosilicon)宣布，率先推出國產自主研發的物理層兼容UCIe國際標準的IP解決方案“Innolink Chiplet”，是國內首套跨工藝、跨封裝的Chiplet連接解決方案。
根據芯動科技官方最新消息，該方案已經在先進工藝上量產驗證成功!
Chiplet(小芯片/芯粒)技術的核心是多芯粒(Die-to-Die)互聯，利用更短距離、更低功耗、更高密度的芯片裸Die間連接方式，突破單晶片(monolithic)的性能和良率瓶頸，降低大規模芯片的開發時間、成本、風險，實現異構復雜高性能SoC的集成，滿足不同廠商的芯粒之間的互聯需求，達到產品的最佳性能和長生命周期。
Intel、AMD、NVIDIA、蘋果等新品巨頭都有了此類產品，臺積電等代工廠商也在推進相關工藝技術，但實現路徑、技術標準各不相同。
UCIe標準就是把它們統一起來，實現不同IP芯粒之間的高速互聯，將芯片設計公司、EDA設計廠商、代工廠商、封測廠商等上下游產業鏈聯合在一起。
芯動科技稱，自己在Chiplet技術領域積累了大量的客戶應用需求經驗，并且和臺積電、Intel、三星、美光等業界領軍企業有密切的技術溝通和合作探索，兩年前就開始了Innolink的研發工作，率先明確Innolink B/C基于DDR的技術路線，2020年首次向業界公開Innolink A/B/C技術。
Innolink的物理層與UCIe的標準保持一致，成為國內首發、世界領先的自主UCIe Chiplet解決方案。
Innolink Chiplet的設計思路和技術特點：
1、業界很多公司認為，Chiplet跨工藝、跨封裝的特性，會使其面臨復雜的信號衰減路徑，所以普遍使用SerDes差分技術以應對這一問題。
芯動科技則認為，相較于SerDes路線，DDR技術更適合Chiplet互聯和典型應用，而且不同封裝場景需要用到不同的DDR技術方案，為此提供基于GDDR6/LPDDR5技術的高速、高密度、高帶寬連接方案。
2、Chiplet互連在短距PCB、基板、中介層上連接時，路徑短、干擾少、信號完整性好，采用DDR技術路線在延時功耗、帶寬密度上更具優勢。
3、標準封裝使用MCM傳統基板作為Chiplet互聯的介質，成本低特點，是對成本較為敏感的Chiplet應用場景首選;Interposer中介層等先進封裝具備密度高、良品率低、成本高等特點，是對價格不敏感的高性能應用場景首選。
UCIe定義正式發布前，Innolink-B/C就提前實現了這兩種封裝場景的應用，驗證了對市場前景和Chiplet技術趨勢的準確判斷。
4、針對長距離PCB、線纜的Chiplet連接，Innolink-A提供基于SerDes差分信號的連接方案，以補償長路徑的信號衰減。
5、總的來看，Innolink-A/B/C實現了跨工藝、跨封裝的Chiplet量產方案，同時還提供封裝設計、可靠性驗證、信號完整性分析、DFT、熱仿真、測試方案等整套解決方案。
圖中顯示UCIe分為三個層次，分別是Protocol Layer協議層、die to die Adapter互聯層、Physical Layer物理層，其中協議層就是常用的PCIE、CXL等上層協議，底層的Die to Die和PHY物理層，則是和Innolink同樣的實現方式。
最后是Innolink Chiplet內部實現的基礎技術：
18Gbps GDDR6單端信號量產驗證
21Gbps PAM4 DQ眼圖
HBM3 6.4Gbps高速眼圖
全球首個GDDR6/6X combo IP量產
32/56G SerDes眼圖
風華1號4K高性能GPU應用Innolink Chiplet實現性能翻倍
先進封裝信號完整性分析
封裝熱效應仿真
去年11月底，芯動科技正式發布了國產顯卡GPU——“風華1號”，面向桌面、服務器市場，分別是中國第一款支持4K高性能信創的桌面顯卡GPU、中國第一款服務器級顯卡GPU，實現了兩大應用場景從0到1的突破。
它實現了國產顯卡的多個第一，比如第一次渲染能力達到5-10TFlops，第一次圖形API達到OpenGL 4.0以上并能實際演示Benchmark，第一次支持多路渲染+編解碼+AI服務，第一次支持硬件虛擬化和chiplet可延展，等等。
風華1號的架構授權來自Imagination，而且會持續合作，持續獲得授權。
關注我們